Las técnicas de enrutamiento en las que se basa el Internet podrían incrementar la eficiencia de chips de múltiples núcleos mientras que reducen sus requerimientos de consumo de energía.
Larry Hardesty, MIT News Office. Original (en inglés).
Los chips de computadora han dejado de volverse más rápidos. Para seguir aumentando el poder computacional de los chips a la misma tasa a la que nos hemos acostumbrado, los fabricantes de chips están dándoles “nucleos”, o unidades de procesamiento, adicionales en su lugar.
Hoy, un chip típico puede tener seis u ocho núcleos, todos comunicados uno con el otro sobre un solo grupo de cables, llamado un bus (o canal). Con un bus, sin embargo, solo un par de núcleos puede hablar a la vez, lo que sería una seria limitación en chips con cientos o incluso miles de núcleos, lo que muchos ingenieros eléctricos predicen como el futuro de la computación.
Li-Shiuan Peh, una profesora asociada de Ingeniería Eléctrica y Ciencia Computacional en el MIT, quiere que los núcleos se comuniquen de la misma manera que computadoras conectadas a Internet lo hacen: agrupando la información que transmiten en “paquetes”. Cada núcleo tendría su propio ruteador, que podría enviar un paquete por varios caminos, dependiendo de la condición de la red entera.
En la conferencia Design Automation en junio, Peh y sus colegas presentarán una revista académica que ella describe como “resumiendo 10 años de investigación” en dichas “redes en un chip”. No solo los investigadores establecen los límites teóricos en la eficiencia de redes de comunicación en chips basadas en paquetes, sino que también presentan medidas realizadas en un chip de prueba en el que se acercaron a alcanzar varios de esos límites.
La última parada para los buses
En principio, chips con múltiples núcleos son más rápidos que chips de un solo núcleo por que pueden dividir tareas computacionales y ejecutar varias de ellas a la vez. Núcleos trabajando en la misma tarea ocasionalmente necesitarán compartir datos, pero hasta recientemente, el conteo de núcleos en chips comerciales ha sido lo suficientemente bajo que un solo bus ha sido capaz de manejar la carga de comunicaciones extras. Sin embargo, eso ya está cambiando: “Los buses han alcanzado un límite”, dice Peh. “Tipicamente escalan a alrededor de ocho núcleos”. Los chips de 10 núcleos encontrados en los servidores de alto rendimiento frecuentemente agregan un segundo bus, pero ese acercamiento no funcionará para chips con cientos de núcleos.
Uno de los problemas es que, dice Peh, “los buses requieren mucha energía, por que están tratando de manejar largos cables a ocho o 10 núcleos a la vez”. En el tipo de red que Peh está proponiendo, por otro lado, cada núcleo se comunica solo con los cuatro núcleos adyacentes a él. “Aquí, estás manejando segmentos de cables más cortos, así que eso te permite usar un voltaje más bajo”, ella explica.
En una red-en-un-chip, sin embargo, un paquete de datos viajando de un núcleo al otro tiene que detenerse en cada ruteador en el medio. Además, si dos paquetes llegan al ruteador al mismo tiempo, uno de ellos debe ser almacenado en memoria mientras que el ruteador maneja el otro. Muchos ingenieros, dice Peh, se preocupan de que estos requerimientos extras introducirán los suficientes retrasos y complejidad computacional para contrarrestar los beneficios de la conmutación de paquetes. “El problema más grande, pienso, es que en la industria justo ahora, la gente no sabe como construir estas redes, porque han sido buses por décadas”, dice Peh.
Pensando a futuro
Peh y sus colegas han desarrollado dos técnicas para hacer frente a estas preocupaciones. Una es algo que ellos llaman “evitado virtual”. En Internet, cuando un paquete llega a un ruteador, el ruteador inspecciona su información de direccionamiento antes de decidir por que camino enviarlo. Con un evitado virtual, sin embargo, cada router envía una señal previa al siguiente, para que pueda preajustar el cambio, aumentando el paquete sin ninguna computación adicional. En su grupo de chips de prueba, dice Peh, el evitado virtual permitió un acercamiento muy cerrado a la máxima tasa de transmisión predecida por análisis teórico.
La otra técnica es algo llamado señalización de baja oscilación. Los datos digitales consisten de unos y ceros, que son transmitidos por canales de comunicaciones como voltajes altos y bajos. Sunghyun Par, un estudiante de doctorado aconsejado por Peh y Anantha Chandrakasan, profesor de Ingeniería Eléctrica, desarrolló un circuito que reduce la oscilación entre los voltajes altos y bajos de un voltio a 300 milivoltios. Con su combinación de evitado virtual y señalización de baja oscilación, el chip de prueba de los investigadores consumió 38 por ciento menos energía que chips de ruteo de prueba anteriores. Los investigadores tienen más trabajo por hacer, dice Peh, antes de que el consumo de energía de sus chips de prueba se acerquen tanto a su límite teórico como lo hace la tasa de transmisión de datos. Pero, ella agrega, “si lo comparamos contra un bus, tenemos ahorros de órdenes de magnitud”.
Luca Carloni, un profesor asociado de Ciencia Computacional en la Universidad de Columbia quien también investiga redes en chips, dice “el jurado siempre está afuera” en el futuro del diseño de chips, pero que “las ventajas de redes de intercambio de paquetes en chips se ven atractivas”. Él enfatiza que esas ventajas incluyen no solo la eficiencia operacional de los mismos chips, sino también “un nivel de regularidad y productividad al momento de diseñarlos que es muy importante”. Y dentro del campo, añade, “las contribuciones de Li-Shiuan son fundamentales”.
Reimpreso con permiso de MIT News.
Fuente
http://web.mit.edu/ (en inglés)
